- ·上一篇毕业论文：基于单片机和USB接口技术的高速数据采集系统的设计2
- ·下一篇毕业论文：基于单片机和USB接口技术的高速数据采集系统的设计4
基于单片机和USB接口技术的高速数据采集系统的设计3
论文出自毕业设计指导网www.bysj120.cn,需要购买整套毕业论文或找不到您要的毕业设计请联系客服索取
拔特性来完成高速数据采集系统。这样可以降低开发成本，缩短开发周期、降低风险。
3.2 PDIUSBD12的性能特点和内部结构
PDIUSBD12是一款性价比很高的USB器件，通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口，它还支持本地的DAM传输。PDI USBD12(以下简称D12)完全符合USB1. 1规范，它具有的低挂起功好耗连同LazyClock输出可以满足使用ACPI, OnNOW和USB电源管理的要求。D12集成了许多新的特性，包括可编程时钟输出、SoftConnet, GoodLink、低频晶振。
（1）计算机毕业设计可编程时钟输出:不必考虑电路设计时使用高频晶振产生的EMI问题D12的CLKOUT引脚输出时钟信号，可用作MCU时钟，最低4MHZ，最高达48MHZ. D12内部有倍频电路，外部只需6M晶振即可提供D12自身工作时钟(48MHZ)及输出时钟。
（2）软连接(SoftConnet)技术:芯片内集成有1.5 KΩ的USB上拉电阻，连接此电阻将D+置为高设置为高速USB设备。连接的建立通过外部MCU发送命令来实现，这就允许设备在决定与USB总线建立连接之前完成初始化时序。USB总线连接的连接可以重新初始化而不需要拔插USB电缆。
（3）GoodLink技术:可提供良好的USB连接指示。在枚举中，LED指示根据通信情况间歇闪烁。当成功枚举和配置后，LED指示将一直点亮。USB支持两种信号速率。USB的最高速率是12Mb/s，但它可以工作在1. 5Mb/s的较低速率，同一个USB系统可同时支持这两种模式，但1. 15Mb/s低速率方式主要为了降低对速度要求不高的设备的成本，只支持少数像鼠标这样的低带宽要求的设备。
(4)可编程的时钟频率输出：集成320字节多结构FIFO存储器，具体组成如字节数端点0端点1端点320=16(IN)+16(OUT)+16(IN)+16(OUT)+[64(IN)+64(OUT)] * 2(双缓冲)主端点的双缓冲配置增加了数据吞吐量，并轻松实现实时数据传输;
(5)多中断模式实现批量和同步传输。端点可通过Set Mode命令配置为4种不同的模式，分别为:
模式0 Non-ISO模式(非同步传输)
模式1 ISO-OUT模式(同步输出传输)
模式2 ISO-IN模式(同步输入传输)
模式3 ISO-IO模式(同步输入输出传输)
USB电缆可以允许使用不同长度的电缆，最长可达几米。为了提供可靠的输入电压和适当的终端阻抗，在电缆的每一端带偏压的终端。该终端可以发现任一端口上USB设备的“插入”和“拔除”操作，并能区分全速和低速设备。图2指示了高速USB设备在集线器的终端位置及其所连的功能设备，从中可以看出在电缆的下行端的电阻Rpu是接在D+线上的，在低速设备中，Rpu电阻是接在 D-线上的。PD工USBD12的软连接(SoftConnet)技术使得在电路设计中可以省去此电阻，并可以通过软件设置。
计算机毕业设计图2 PDIUSBD12的原理图
(1)模拟收发器:集成的收发器接口可通过终端电阻直接与USB电缆相连。
(2)电压调整器:片内集成了一个3. 3V的调整器用于模拟收发器的供电，该电压还作为输出连接到外部上拉电阻。可选择D12提供的带有上拉电阻的软件连接技术。
(3)倍频电路(PLL)片内集成了6M到48M时钟乘法PLL，就可使用低成本的6M晶振。
(4)位时钟恢复:位时钟恢复电路使用4X过采样规则，从进入的USB数据流中恢复时钟。它能跟踪USB规定范围内的抖动和频漂。
(5)串行接口引擎(SIE):串行接口引擎实现了全部的USB协议层，完全由硬件实现而不需要固件的参与。该模块的功能包括同步模式的识别、并行/串行转换、位填充/解除填充、CRC校验/产生、PID校验/产生、地址识别和握手评估等。
(6)存储器管理单元(ME)和集成RAM:在进行数据传输并与微处理器的并口相连时，MMU和集成RAM作为USB间传输的缓冲区，允许MCU以它自己速率对USB信息包读写。
PDIUSBD12内部结构框图如图3所示：
（1）模拟收发器(ANALOG TX/RX ):集成的收发器直接通过终端电阻与USB电缆接口。
（2）电压调整器:片上集成的1个3.3V电压调整器为模拟收发器供电，也提供连接到外部1.5k Q上拉电阻的输出电压。PDIUSBDI2提供集成1.5k 0上拉电阻的SoftConnect技术。
（3）PLL(锁相环):片上集成I个6^-48MHz的倍频PLL，允许使用6MHz的晶振，EMI也由于使用低频晶振而减小。PLL的工作不需要外部器件。
（4）位时钟恢复:位时钟恢复电路用4倍过采样原理，从输入的USB数据流中恢复时钟，能跟踪USB规范中指出的信号抖动和频率漂移。
（5）计算机毕业设计串行接口引擎(S I E): PHILIPS的SIE完全实现USB协议层。考虑到速度，它是全硬件的，不需要固件(微程序)介入。这个模块的功能包括:同步模式识别、并/串转换、位填充/不填充、CRC
3.2 PDIUSBD12的性能特点和内部结构
PDIUSBD12是一款性价比很高的USB器件，通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口，它还支持本地的DAM传输。PDI USBD12(以下简称D12)完全符合USB1. 1规范，它具有的低挂起功好耗连同LazyClock输出可以满足使用ACPI, OnNOW和USB电源管理的要求。D12集成了许多新的特性，包括可编程时钟输出、SoftConnet, GoodLink、低频晶振。
（1）计算机毕业设计可编程时钟输出:不必考虑电路设计时使用高频晶振产生的EMI问题D12的CLKOUT引脚输出时钟信号，可用作MCU时钟，最低4MHZ，最高达48MHZ. D12内部有倍频电路，外部只需6M晶振即可提供D12自身工作时钟(48MHZ)及输出时钟。
（2）软连接(SoftConnet)技术:芯片内集成有1.5 KΩ的USB上拉电阻，连接此电阻将D+置为高设置为高速USB设备。连接的建立通过外部MCU发送命令来实现，这就允许设备在决定与USB总线建立连接之前完成初始化时序。USB总线连接的连接可以重新初始化而不需要拔插USB电缆。
（3）GoodLink技术:可提供良好的USB连接指示。在枚举中，LED指示根据通信情况间歇闪烁。当成功枚举和配置后，LED指示将一直点亮。USB支持两种信号速率。USB的最高速率是12Mb/s，但它可以工作在1. 5Mb/s的较低速率，同一个USB系统可同时支持这两种模式，但1. 15Mb/s低速率方式主要为了降低对速度要求不高的设备的成本，只支持少数像鼠标这样的低带宽要求的设备。
(4)可编程的时钟频率输出：集成320字节多结构FIFO存储器，具体组成如字节数端点0端点1端点320=16(IN)+16(OUT)+16(IN)+16(OUT)+[64(IN)+64(OUT)] * 2(双缓冲)主端点的双缓冲配置增加了数据吞吐量，并轻松实现实时数据传输;
(5)多中断模式实现批量和同步传输。端点可通过Set Mode命令配置为4种不同的模式，分别为:
模式0 Non-ISO模式(非同步传输)
模式1 ISO-OUT模式(同步输出传输)
模式2 ISO-IN模式(同步输入传输)
模式3 ISO-IO模式(同步输入输出传输)
USB电缆可以允许使用不同长度的电缆，最长可达几米。为了提供可靠的输入电压和适当的终端阻抗，在电缆的每一端带偏压的终端。该终端可以发现任一端口上USB设备的“插入”和“拔除”操作，并能区分全速和低速设备。图2指示了高速USB设备在集线器的终端位置及其所连的功能设备，从中可以看出在电缆的下行端的电阻Rpu是接在D+线上的，在低速设备中，Rpu电阻是接在 D-线上的。PD工USBD12的软连接(SoftConnet)技术使得在电路设计中可以省去此电阻，并可以通过软件设置。
计算机毕业设计图2 PDIUSBD12的原理图
(1)模拟收发器:集成的收发器接口可通过终端电阻直接与USB电缆相连。
(2)电压调整器:片内集成了一个3. 3V的调整器用于模拟收发器的供电，该电压还作为输出连接到外部上拉电阻。可选择D12提供的带有上拉电阻的软件连接技术。
(3)倍频电路(PLL)片内集成了6M到48M时钟乘法PLL，就可使用低成本的6M晶振。
(4)位时钟恢复:位时钟恢复电路使用4X过采样规则，从进入的USB数据流中恢复时钟。它能跟踪USB规定范围内的抖动和频漂。
(5)串行接口引擎(SIE):串行接口引擎实现了全部的USB协议层，完全由硬件实现而不需要固件的参与。该模块的功能包括同步模式的识别、并行/串行转换、位填充/解除填充、CRC校验/产生、PID校验/产生、地址识别和握手评估等。
(6)存储器管理单元(ME)和集成RAM:在进行数据传输并与微处理器的并口相连时，MMU和集成RAM作为USB间传输的缓冲区，允许MCU以它自己速率对USB信息包读写。
PDIUSBD12内部结构框图如图3所示：
（1）模拟收发器(ANALOG TX/RX ):集成的收发器直接通过终端电阻与USB电缆接口。
（2）电压调整器:片上集成的1个3.3V电压调整器为模拟收发器供电，也提供连接到外部1.5k Q上拉电阻的输出电压。PDIUSBDI2提供集成1.5k 0上拉电阻的SoftConnect技术。
（3）PLL(锁相环):片上集成I个6^-48MHz的倍频PLL，允许使用6MHz的晶振，EMI也由于使用低频晶振而减小。PLL的工作不需要外部器件。
（4）位时钟恢复:位时钟恢复电路用4倍过采样原理，从输入的USB数据流中恢复时钟，能跟踪USB规范中指出的信号抖动和频率漂移。
（5）计算机毕业设计串行接口引擎(S I E): PHILIPS的SIE完全实现USB协议层。考虑到速度，它是全硬件的，不需要固件(微程序)介入。这个模块的功能包括:同步模式识别、并/串转换、位填充/不填充、CRC
