根据分析调查结果，本课题设计一个基于FPGA的等精度频率与相位计。其主要特点是：利用VHDL编程，可在每一步对设计进行仿真，保证每一步设计都可达到要求，使成本更节约，精度更高，开发周期更短；基于FPGA的数字电路设计，能充分利用其高频特性和现场编程功能以及其处理数字信号的能力，对高频被测信号达到高精度测量，这些是以往模拟器件很难做到的；Altera公司开发的QuartusII软件集成了功能强大的宏模块，可以方便地进行调用，以便更快更可靠完成设计工作；用FPGA实验箱的8段LED数码管对设计结果进行显示，可以方便直观的观察设计结果。
本设计的具体工作包括：
（1）深入了解M/T法测量频率的技术，包括：信号预处理、在一定时间对信号计数、计数器数据的存储和处理以及控制信号的设置。
（2）研究对两个信号求相位差的方法，以及通过频率和时间差求相位差的算法。
（3）用VHDL和QuartusII中集成的宏模块配合完成设计，VHDL主要是完成信号预处理和信号周期计数以及译码显示，而计算主要是利用宏模块完成。
（4）在硬件实现中，功能选择等控制模块所需信号是通过一系列开关实现的，而数据的显示是通过8段led数码管实现的，系统的时钟（标准）信号又实验箱上的晶振通过FPGA的J3脚引入。
    在后续章节中，第二章将简要介绍频率相位测量计的基本原理方法以及各项参数的计算方法等；第三章将介绍等精度频率与相位计的结构划分；第四章将讨论频率相位测量计的软件实现和系统仿真；第五章将对系统功能调试、测试方法及结果做详细阐述，指出存在的问题及可能的解决方法/思路。